題-1_100_100.jpg)
基本信息
- 項目名稱：
- 基于可逆邏輯的計算機系統(tǒng)原型（Recom-II）
- 小類：
- 信息技術(shù)
- 大類：
- 科技發(fā)明制作A類
- 簡介：
- 設(shè)計了一種基于可逆邏輯的可逆計算機系統(tǒng)原型Recom-II。利用可逆邏輯門代替?zhèn)鹘y(tǒng)邏輯門完成整個計算機系統(tǒng)原型的設(shè)計，該原型機可以完成中央處理單元基本功能。將系統(tǒng)植入FPGA芯片，硬件驗證了原型機的功能和正確性。 Recom-II通過重用邏輯信息位，減少了因信息位丟失而產(chǎn)生的能量損耗。通過Virtuoso系統(tǒng)驗證了Recom-II的組成部件--可逆全加器能夠降低94.8%的功耗。
- 詳細(xì)介紹：
- 本作品提出并實現(xiàn)了一種基于可逆邏輯的可逆計算機系統(tǒng)原型Recom-II。使用可逆邏輯門作為邏輯器件完成整個計算機系統(tǒng)原型的設(shè)計。該原型機由可逆算術(shù)邏輯單元、可逆微程序控制器、可逆程序計數(shù)器、可逆時許發(fā)生器以及一系列可逆寄存器組成，可以完成計算機中央處理單元基本功能。設(shè)計中，使用可逆邏輯門完全取代傳統(tǒng)邏輯門，通過重用邏輯信息位，減少邏輯信息位的消耗和丟失，從而降低能量的損耗，實現(xiàn)低功耗。 傳統(tǒng)的不可逆邏輯運算會會引起一個信息位能量損耗，而Bennett提出了傳統(tǒng)計算機中的每步操作都可以改造為可逆操作，使得兩者具有完全相同的計算能力和計算效率。基于可逆邏輯的可逆計算機系統(tǒng)原型就是在這些理論的基礎(chǔ)上出來的，對一部分信號量進(jìn)行重新利用，減少能量的損耗。 將使用可逆邏輯設(shè)計的各個部件相連，構(gòu)成整體的計算機系統(tǒng)原型，為此原型機設(shè)計指令系統(tǒng)與微指令系統(tǒng)，使其可以完成中央處理單元的功能。 本作品使用了兩種方法來驗證可逆計算機系統(tǒng)原型的正確性。第一種是通過C++語言編程來模擬原型機的電路設(shè)計，通過變量的數(shù)值變化表示電路的電位變化，通過賦值表示電路連接，模擬結(jié)果驗證了原型機的各個部件的正確性。第二種是通過Quartus軟件模擬電路連接的方法，設(shè)計出具有可逆邏輯門相同功能的"黑盒"芯片，直接使用“黑盒”芯片來完成電路連接，并通過數(shù)據(jù)變化的波形圖來驗證原型機各個部件及整個系統(tǒng)的功能的正確性。仿真結(jié)果表明，Recom-II中的各個部件均可準(zhǔn)確地完成其特定的功能，并且可逆計算機系統(tǒng)原型完全可以實現(xiàn)中央處理單元的功能。 在使用Quartus軟件完成了編譯和仿真驗證后， 將其程序下載到FPGA芯片中，完成了可逆計算機系統(tǒng)原型從設(shè)計到軟件仿真到硬件驗證過程。 在Virtuoso環(huán)境下，采用PMOS、NMOS并聯(lián)傳輸門結(jié)構(gòu)構(gòu)成Feynman、Toffoli邏輯電路，并構(gòu)建一位全加器，驗證可逆邏輯結(jié)構(gòu)降功耗的效果。 可逆計算機系統(tǒng)原型的提出對可逆邏輯應(yīng)用于電路設(shè)計的發(fā)展有著重要的意義。鑒于可逆邏輯在降低功耗上的優(yōu)越性，在未來的集成電路設(shè)計中必將有廣泛的應(yīng)用，隨著硬件水平的提高，工藝與材料對可逆邏輯電路的制約也將隨之降低。屆時，本文提出的可逆計算機系統(tǒng)原型會在未來計算機的設(shè)計中有著極有意義的參考價值。
作品圖片
作品專業(yè)信息
設(shè)計、發(fā)明的目的和基本思路、創(chuàng)新點、技術(shù)關(guān)鍵和主要技術(shù)指標(biāo)
- 設(shè)計、發(fā)明的目的： 1.設(shè)計基于可逆邏輯的計算機系統(tǒng)原型； 2.驗證可逆原型機的可行性、正確和功能； 3.驗證可逆原型機低功耗性能； 4.為低功耗可逆計算的發(fā)展提供依據(jù)。 基本思路： 1.使用基本可逆邏輯門構(gòu)建可逆電路； 2.設(shè)計可逆全加器，算術(shù)邏輯運算單元,程序計數(shù)器、時序產(chǎn)生器等邏輯部件。按照可逆邏輯部件構(gòu)建可逆計算機系統(tǒng)； 3.利用C++語言對系統(tǒng)進(jìn)行正確性和功能性驗證； 4.采用QuartusII對電路進(jìn)行仿真； 5.通過QuartusII軟件和DE2實驗電路板，將邏輯部件構(gòu)成一個8位運算的計算機系統(tǒng)原型寫入FPGA上； 6.在Virtuoso環(huán)境下，采用PMOS、NMOS并聯(lián)傳輸門結(jié)構(gòu)構(gòu)成Feynman、Toffoli邏輯電路，并構(gòu)建一位全加器，驗證可逆邏輯結(jié)構(gòu)降功耗的效果； 創(chuàng)新點： 1.利用可逆邏輯實現(xiàn)計算機功能部件，與傳統(tǒng)的邏輯設(shè)計有著根本不同； 2.通過重用信息位，避免因信息位丟失而損失能量。與傳統(tǒng)的低功耗電路設(shè)計方法有本質(zhì)不同； 3.傳統(tǒng)的可逆邏輯應(yīng)用于量子計算，本作品把可逆邏輯應(yīng)用于電子電路 技術(shù)關(guān)鍵： 1.Recom-II各個部件（如可逆算術(shù)邏輯單元）的可逆設(shè)計與實現(xiàn)； 2.系統(tǒng)功能性和正確性的驗證； 3.基于FPGA的可逆邏輯部件的實現(xiàn)； 4.可逆電路低功耗運行的驗證； 5.可逆原型機的時序控制； 技術(shù)指標(biāo)： 內(nèi)部數(shù)據(jù)總線位數(shù)：8位 微指令數(shù)：21條 可逆門數(shù)：1039 功耗降低比分比：90%以上
科學(xué)性、先進(jìn)性
- 本作品實現(xiàn)的可逆原型計算機完全建立在可逆邏輯設(shè)計的基礎(chǔ)上，能夠完成計算機中央處理單元的基本功能。使用電子電路的方法實現(xiàn)可逆邏輯設(shè)計，降低電路的功耗。 實驗結(jié)果表明：可逆邏輯實現(xiàn)的全加器（FA）比不可逆邏輯的電路能耗降低了94.8%。 目前國內(nèi)外現(xiàn)有的技術(shù)主要實現(xiàn)單個的可逆邏輯器件，還沒有設(shè)計出整體的可逆計算機系統(tǒng)。
獲獎情況及鑒定結(jié)果
- 2009.10， 《基于PNC級聯(lián)系統(tǒng)》 南通市“天翼杯”本科組編程大賽榮獲特等獎。 2010.4，論文《基于可逆函數(shù)復(fù)雜性的正反控制門可逆網(wǎng)絡(luò)綜合》，發(fā)表于《計算機科學(xué)》雜志社。 2010.6，論文《Using New Designed NLG Gate for the Realization of Four-bit Reversible Numerical Comparator》 發(fā)表于ICENT 2010 2010.7論文《Function Modular design of the DES encryption system based on reversible logic gates》發(fā)表于MEDIACOM 2010，IEEE computer society
作品所處階段
- 實驗室階段
技術(shù)轉(zhuǎn)讓方式
- 無
作品可展示的形式
- 模型、圖紙、現(xiàn)場演示、圖片、樣品
使用說明,技術(shù)特點和優(yōu)勢,適應(yīng)范圍,推廣前景的技術(shù)性說明,市場分析,經(jīng)濟效益預(yù)測
- 1、技術(shù)特點和優(yōu)勢： ① 低能耗： 在計算機進(jìn)行算術(shù)/邏輯運算時，因為信息位的丟失會產(chǎn)生能量的損失，基于可逆邏輯設(shè)計思想，可以減少這部分信息位丟失而差生的能量?？赡孢壿媽崿F(xiàn)的全加器（FA）比不可逆邏輯的電路能耗降低了94%。 ②易于擴展： 隨著計算機硬件的發(fā)展，計算機處理的字長會越來越多，本作品目前以8位作為運算單元，從原理上可以擴展到任意字長。 ③實現(xiàn)電路代價?。? 在設(shè)計過程中，最大限度的使用可逆門輸出端的信號，從而減少了可逆邏輯門和垃圾輸出的個數(shù)，使得電路在實現(xiàn)時代價特別小。 2、適應(yīng)范圍： 完成一般計算機的相關(guān)功能。 3、應(yīng)用前景： 可逆計算機系統(tǒng)原型的提出對可逆邏輯應(yīng)用于電路設(shè)計的發(fā)展有著重要的意義。鑒于可逆邏輯在降低功耗上的優(yōu)越性，在未來的集成電路設(shè)計中必將有廣泛的應(yīng)用，隨著硬件水平的提高，工藝與材料對可逆邏輯電路的制約也將隨之降低，屆時，本作品提出的可逆計算機系統(tǒng)原型會在未來計算機的設(shè)計中有著極有意義的參考價值。
同類課題研究水平概述
- 在過去的30年里，F(xiàn)eynman，F(xiàn)redkin以及Toffoli等人已提出了很多基本的可逆邏輯門。已有許多學(xué)者利用各種綜合方法，將這些門以級聯(lián)的形式構(gòu)建可逆邏輯門網(wǎng)絡(luò)，來減少常量輸入數(shù)及無用輸出數(shù)。例如：Hafiz Md. Hasan Babu等人設(shè)計的全加器（FA）、Masoumeh Shams等人設(shè)計的乘法器、Himanshu Thapliyal等人設(shè)計的觸發(fā)器，F(xiàn)rank設(shè)計了一種4位可逆運算單元。 目前國外現(xiàn)有的技術(shù)主要實現(xiàn)單個的可逆邏輯器件，諸如：全加器，觸發(fā)器、除法器、比較器等，還沒有設(shè)計出整體超過8位的可逆計算機系統(tǒng)。
